

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**



IFW

PTO/SB/21 (02-04)

Approved for use through 07/31/2006. OMB 0651-0031

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL FORM (to be used for all correspondence after initial filing)	Application Number	10/823498	
	Filing Date	04/13/2004	
	First Named Inventor	Kotz, Anton	
	Art Unit	2133	
	Examiner Name		
Total Number of Pages in This Submission	28	Attorney Docket Number	CREM-PUS-U01

ENCLOSURES (Check all that apply)		
<input type="checkbox"/> Fee Transmittal Form	<input type="checkbox"/> Drawing(s)	<input type="checkbox"/> After Allowance communication to Technology Center (TC)
<input type="checkbox"/> Fee Attached	<input type="checkbox"/> Licensing-related Papers	<input type="checkbox"/> Appeal Communication to Board of Appeals and Interferences
<input type="checkbox"/> Amendment/Reply	<input type="checkbox"/> Petition	<input type="checkbox"/> Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)
<input type="checkbox"/> After Final	<input type="checkbox"/> Petition to Convert to a Provisional Application	<input type="checkbox"/> Proprietary Information
<input type="checkbox"/> Affidavits/declaration(s)	<input type="checkbox"/> Power of Attorney, Revocation Change of Correspondence Address	<input type="checkbox"/> Status Letter
<input type="checkbox"/> Extension of Time Request	<input type="checkbox"/> Terminal Disclaimer	<input type="checkbox"/> Other Enclosure(s) (please identify below):
<input type="checkbox"/> Express Abandonment Request	<input type="checkbox"/> Request for Refund	
<input type="checkbox"/> Information Disclosure Statement	<input type="checkbox"/> CD, Number of CD(s) _____	
<input checked="" type="checkbox"/> Certified Copy of Priority Document(s)	Remarks	
<input type="checkbox"/> Response to Missing Parts/Incomplete Application		
<input type="checkbox"/> Response to Missing Parts under 37 CFR 1.52 or 1.53		

SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT	
Firm or Individual name	Scholl Patent Agency, Inc., Dr. Matthias Scholl, Registration No. 54,947
Signature	<i>Matthias Scholl</i>
Date	07/01/2004

CERTIFICATE OF TRANSMISSION/MAILING	
I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.	
Typed or printed name	Dr. Matthias Scholl
Signature	<i>Matthias Scholl</i>
Date	07/01/2004

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 2 hours to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen: 103 17 431.1

Anmeldetag: 15. April 2003

Anmelder/Inhaber: Rood Technology Deutschland GmbH + Co,
86720 Nördlingen/DE

Bezeichnung: Verfahren zur Generierung von Testersteuerungen

IPC: G 01 R 31/28

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 20. April 2004
Deutsches Patent- und Markenamt
Der Präsident
Im Auftrag

Faust



2

Zusammenfassung

Die Erfindung verbessert das Vorgehen bei dem Erstellen von Testersteuerungen, verkürzt die Entwicklungszeiten bis ein neues IC auf einer beliebigen Testumgebung und einem beliebigen Tester serienmäßig auf Funktionalität und Sicherheit getestet werden kann und entlastet die Entwickler von Testersteuerungen von routinemäßigen Tätigkeiten, die die Entwicklung von neuen, komplexeren Schaltungen und ICs nicht fördert. Hierzu wird ein mehrstufiges Verfahren, das eine Reihe von Komponenten und Schritten verwendet, vorgeschlagen.

Verfahren zur Generierung von Testersteuerungen

Beschreibung

Die Erfindung betrifft ein Verfahren, durch das aus einer testumgebungsunabhängigen Vielzahl von Daten und Steueranweisungen ein testumgebungsabhängiges Steuerverfahren wird, das auf einer bestimmten Testumgebung für das Testen von ICs, welche analoge und digitale Schaltkreise vereint, lauffähig ist. Sie betrifft weiterhin eine zum Verfahren korrespondierende Steuerung.

Elektronische Schaltkreise, die als Integrierte Schaltungen, auch als IC bezeichnet, vorliegen, müssen, um eine entsprechende Sicherheit und geringe Ausfallwahrscheinlichkeit zu bieten, vor dem Einbau in Gehäuse oder vor dem Einbau auf Platinen getestet werden. Insbesondere bei Applikationen der ICs, die ein hohes Maß an Zuverlässigkeit bieten müssen, wie zum Beispiel im Automobilbau, der Telekommunikation oder in der Luft- und Raumfahrt, ist es häufig gefordert, dass eine nahezu vollständige Funktionstestabdeckung gewährleistet wird. Ein Funktionstestabdeckung ist eine Überprüfung, ob das zu testende IC alle vorgesehen Funktionen tatsächlich anbietet und in allen Fällen auch die beabsichtigte Reaktion zeigt. Diese ICs haben häufig in ihrem Gehäuse Schaltkreise vereint, die sowohl analoge Signale als auch digitale Signale verarbeiten können.

Für das Testen solcher ICs werden Testumgebungen, die abgekürzt Tester mit Lastplatinen bezeichnen, eingesetzt, die von vielen, verschiedenen Anbietern bezogen werden können. Einige Tester sind so ausgelegt, dass sie nur analoge Schaltkreise testen können, andere wiederum können ausschließlich digitale Schaltkreise testen, ein weiterer Typ von Testern bietet analoge und digitale Testressourcen an. Beispielfhaft seien hier die Tester T6673, T6683 der Anbieterin Advantest® Europe GmbH, die eine Niederlassung in 81929 München, Deutschland, hat, die Tester Octet™ der Anbieterin Credence Systems Corporation aus Fremont, CA 94539, USA, die Tester SZ 3650 und Falcon der Anbieterin Credence-SZ GmbH, mit einer Niederlassung in der Wasserburger Str. 44, D 83123 Amerang, und die Anbieterin Teradyne Inc., aus Bosten, MA 02118 - 2238, USA, genannt, die Tester Integra Flex anbietet. Jeder Tester ist in einer für ihn typischen Sprache bzw. Syntax, die davon abhängt, welcher Hersteller den Tester baut, für das zu testende IC zu programmieren. Die Programmierung eines Testers kann je nach Umfang der beabsichtigten Funktionstestabdeckung bis zu zwei Mannjahre dauern. Die Programmierung kann nur von solchen Programmierern durchgeführt werden, die nicht nur in der Lage sind, die Tester in ihrer jeweils eigenen Syntax zu programmieren, sondern darüber hinaus auch ein gutes

15.04.03

RO 03002 DE

Verständnis dafür entwickeln können, welche Tests wie durchzuführen sind, an welchen Betriebspunkten und unter welchen Testumgebungsbedingungen das zu testende IC am ehesten unerwünschte Erscheinungen zeigt und wie die Funktionalitäten des Testers auf die gewünschte Funktionstestabdeckung anwendbar sind.

Demgegenüber haben sich die Produktinnovationszyklen in den letzten Jahren immer weiter verkürzt, so dass teilweise, vorrangig im Telekommunikationssektor, die Phase eines Innovationszykluses selbst innerhalb von zwei Jahren abgeschlossen ist. Folglich steht die Steuerung für einen bestimmten Tester erst zur Verfügung, wenn der Innovationszyklus schon abgeschlossen ist. Daher gehen entgegen den Erwartungen der Nutzer ICs in ein Produkt ein, die eigentlich getestet sein sollten, aber aus Zeitmangel nicht mehr getestet werden können. Erschwerend kommt hinzu, dass entworfene Testprogramme nur auf einem Tester lauffähig sind. Soll aus Kapazitätsgründen beim Tester ein Wechsel von einem Tester auf einen anderen Tester, oder sogar von einer Testfamilie auf eine andere Testfamilie, durchgeführt werden, so ist in der Regel der neue Tester für die Testanforderungen komplett neu auszulegen. Für das Auslegen ist dann ein Entwickler zu bemühen, der den neuen Tester inklusive seiner Syntax genau kennt, es ist daher auf eine sehr begrenzte Zahl von Spezialisten zurückzugreifen, die schwer zu finden sind.

Um den aufgezeigten Schwierigkeiten teilweise entgegenzuwirken, sind aus der Patentliteratur vielfältige Ansätze bekannt. In EP 0 056 895 B1 wird vorgeschlagen, eine zentrale Prozessoreinrichtung mit einer universellen Sprache wie ATLAS zu programmieren und über IEEE 488 Busse die zu kompilierenden Anweisungen an verschiedene abhängige Prozessoren zu übertragen, die über eine Schaltmatrix das jeweilige Testsignal an die Einheit unter Test (UUT oder DUT), also das IC, weiterleiten. Zusammenfassend kann gesagt werden, dass aus EP 0 056 895 B1 von 1981 zu entnehmen ist, auf einem Zentralprozessor, der in einer Hochsprache zu programmieren ist, werden die Testanweisungen für ein spezielles Testerbausteinnetzwerk verarbeitet, deren einzelne Bausteine alle auf eine DUT ausgerichtet sind. Insgesamt ist ein Tester beschrieben, der mit einer Vielzahl von Prozessoren auskommt, die unterschiedliche Aufgaben wahrnehmen, um Spannungen, Ströme oder auch Frequenzen zu generieren und zu messen.

Ein ähnliches System eines Testers ist in EP 0135 864 A2 beschrieben, der Tests von Speicherbausteinen mit AC- und DC-Tests und AC-Testmustern durchführen kann. Ein interaktives Eingabeelement nimmt die Testdaten auf und die eingegebenen Testdaten werden durch eine Vielzahl von universellen Testübersetzern, wobei jeder Testübersetzer für den

zugehörigen Tester ausgelegt ist, für ihre Zielhardware übersetzt. Das beschriebene System ist also wiederum ein Tester, der aus einem Multiprozessorsystem besteht, dessen einzelne Prozessoren jeweils einzelne Testsequenzen bearbeiten.

Mit dem Ziel den einzelnen Tester zu entlasten, wird in neueren Entwicklungen, wie zum Beispiel in US 5 682 392 oder in US 6 202 183, unterbreitet, die ICs, die sowohl analoge als auch digitale Schaltkreise enthalten (mixed signals ICs), selber mit Testfunktionalität auszustatten, die über einen TAP oder ATAP (Testzugriffsport oder analoger Testzugriffsport) von einem Tester ansprechbar sind und über den TAP das Ergebnis des Tests ausgeben. Die vorgeschlagene Lösung ist bei extrem komplexen ICs angebracht, bei denen die zusätzliche Siliziumfläche, die durch die Integration der Testschaltkreise verbraucht wird, nicht ins Gewicht fällt. Bei ICs, die nur eine mittlere Komplexität aufweisen, wird hingegen Wert darauf gelegt, dass mit möglichst wenig Siliziumfläche die gesamte gewünschte Funktionalität des ICs abgedeckt wird.

Ein anderer Ansatz ist in den beiden Dokumenten US 6 353 904 und in DE 195 23 036 A1 vorgestellt. In beiden Dokumenten sollen zur Wiederverwendbarkeit von Programmsequenzen auf Testern vorbereitete Sequenzen in Bibliotheken oder Formblättern ausgelagert werden können, um anschließend bei einem neuen Testprogramm mit entsprechenden Anpassungen die einzelnen Blöcke wieder einzubinden. Der Ansatz ist dann brauchbar, wenn die elektronische Schaltungsanordnung des Testers für das neue IC in weiten Teilen identisch zu den früheren Testerkonfigurationen bleibt. Die Zusammenstellung von Bibliotheken für eine Hochsprachenprogrammierung, die heutzutage typisch für die Programmierung von Testern ist, kann jeweils für einen einzelnen Tester durchgeführt werden. Verfügt der Testerprogrammierer über eine Vielzahl von Testern, womöglich noch von verschiedenen Testerherstellern, so ist der Ansatz der beiden Dokumente nicht erfolgversprechend.

Um den Übergang von einem IC-Design zu einem Testprogrammdesign zu vereinfachen, wird in US 6 182 258 B1 empfohlen, die Module und Chipteile, die in einer HDL-Sprache entworfen sind, durch einen Initiator für einen Simulator, der in einer Sprache wie C oder C++ geschrieben ist, auf ihre Funktionstüchtigkeit zu testen. Durch die Simulation in der Entwurfsphase können Fehler, die im Entwurf des ICs liegen, schon vermieden werden. Damit die Fehler gefunden werden können, werden zufällige Testmuster abgearbeitet. Es ist nicht notwendig, ICs erst zu produzieren, um später in einer Testphase zu bemerken, dass der Entwurf entscheidende logische Fehler aufweist.

15.04.03

RO 03002 DE

US 6 205 407 schlägt ein Verfahren vor, mit dem die Rechenzeit und der erzeugte Datenumfang eines Testprogramms reduziert werden kann. Statt das fertige Testprogramm, das nach seinem Funktionenverlauf bzw. nach seiner Kurvenform, nach seinen Übersetzungsteilen und seinen Testerhardwaren durchlaufen wird, in einem mehrfachen Prozess mehrmals durch den Parser laufen zu lassen, werden die Muster und die Sequenzen für die Tests aus dem Testprogramm extrahiert und direkt in den Übersetzer geschickt, der die Daten an die Testerhardware überträgt. Eine über eine GUI-Schnittstelle eingegebene Testerhardwarebeschreibung kann in einem File abgelegt werden, und später für ein neues Testprogramm wieder aufgerufen und eingebunden werden. Die Entwickler des beschriebenen Verfahrens haben erkannt, dass es vorteilhaft ist, fertige Testhardwarebeschreibungen einmal anzulegen und später immer wieder verwenden zu können. Doch trotz dieser Vereinfachung ist der Übersetzer so ausgelastet, dass alle möglichen Tricks angewendet werden müssen, damit der Testvorgang in akzeptablen Zeiten durchführbar ist.

In der DE 101 01 067 A1 wird der Bedarf an universellen Programmerroutinen für Tester gesehen. Gleichzeitig wird erklärt, es wäre ein Problem, wenn die universellen Programmerroutinen, die zum Beispiel in C oder JAVA geschrieben sind, auch Elemente enthalten, die für die jeweilige Testerhardware wichtig sind. Daher soll als Lösung die universelle Testerroutine nur allgemeine Komponenten enthalten und die Routinen, die speziell für den Tester notwendig sind, durch das universelle Programm, das in einer Kernroutine genauso wie das spezielle Programm eingebunden ist, aufgerufen werden. Die Funktionsprüfung kann DC- und RF-Tests umfassen. Es kann also ein Programmierer das Testprogramm erstellen, der nicht mehr vollkommen alle Feinheiten der Testhardware kennen muss. Jedoch sollte er in der Lage sein, die Einsprungstellen für die einzelnen Prüfroutinen der Testerhardware zu kennen. Im Ergebnis ist in DE 101 01 067 A1 ein Verfahren beschrieben, das in der Computerwelt als Sandboxsystem oder nested routines bezeichnet wird. Nachteilig ist überdies die Tatsache, dass zwar ein Programmierer nicht mehr alle Feinheiten der Testerhardware kennen muss, aber trotz der universellen Programmiersprache wie C eine Gesamtroutine bzw. Gesamtprogramm entsteht, das zwischen speziellen Befehlen und genormten Universalbefehlen ein engmaschiges Netz bildet. Diese Vorgehensweise lässt zwar auch weniger qualifizierte Programmierer Testprogramme schreiben, das Ergebnis ihrer Arbeit ist aber nur auf einer Testerhardware einsetzbar und muss jeweils erneut auf eine andere Hardware übertragen werden.

15.04.03

RO 03002 DE

Ein weiterer Ansatz, möglichst universelle Testprogramme zu schaffen, ist der Entwurf einer Programmiersprache wie STIL (Standard Test Interface Language), beschrieben in der Norm IEEE 1450.0 bis IEEE 1450.6, die für digitale ICs entworfen worden ist. Sie normiert die Begriffe, mit denen digitale ICs getestet werden können. Jedoch haben viele ICs inzwischen nicht mehr nur digitale Schaltungsgruppen, sondern sie haben auch einen analogen Bereich.

Es ist daher wünschenswert, ein Verfahren zu kennen, mit dessen Hilfe ICs getestet werden können, die sowohl analoge als auch digitale Schaltungsgruppen vereinigen. Die Steuerung für die Tester soll so universell sein, dass Personen, die Testerfahrung und Programmiererfahrung haben, die Testerkonfiguration auslegen können. Hierbei soll die spezielle Programmiersprache für einen Tester nicht durch eine andere spezielle, neu geschaffene Programmiersprache ersetzt werden, sondern es ist ein Verfahren erstrebenswert, durch das Universalisten für viele verschiedene Tester von verschiedenen Testernbietern Testersteuerungen entwerfen können, die je nach Ressourcenerfordernis und Auslastung der Tester von einem Tester auf einen anderen Tester portiert werden können, ohne dass hierzu viele Mannmonate oder sogar Mannjahre aufgewendet werden müssen.

Diese und andere Vorteile werden wenigstens teilweise durch ein Verfahren nach Anspruch 1 angeboten. Geeignete Ausgestaltungsbeispiele sind in den abhängigen Ansprüchen zu finden. Das Verfahren ist auf universellen Rechnern nach Anspruch 7 einsetzbar, und kann von einem zum anderen Rechner mit einem Datenträger oder elektronisch nach Anspruch 6 übertragen werden.

Das Verfahren schafft eine IC-Tester-Steuerung, die auf beliebigen Testerfamilien und Testern wie z. B. dem M3650 von Credence-SZ Testsystemen GmbH oder dem T3340 von Advantest® Europe GmbH eingesetzt werden kann. Als Ausgangspunkt wird eine matrizenartige Darstellung oder Anordnung der Testersteuerung gewählt, die nicht speziell für einen Tester ausgelegt ist, sondern testumgebungsunabhängig Daten über das zu testende IC zusammenstellt. Die Daten sind ablegbar oder speicherbar und stehen für die weitere Bearbeitung durch den Teststeuerungsausleger als Bibliothek, Datenbank oder an einer bestimmten Stelle in einem Rechner zur Verfügung. Die Daten können später wieder in den Rechner eingelesen und bearbeitet werden. Die Testmatrizen umfassen zahlreiche Daten, wie zum Beispiel die genaue Kontaktposition des zu testenden ICs, die Bezeichnung des ICs, die Bezeichnung der Kontakte (Pins), die Definition der Versorgungsspannungen, Angaben zu Grenzwerten von gemessenen Werten, Maßnahmen, um den Schaltkreis des ICs in einen Zustand zu bringen, dass er geprüft werden kann, und so weiter. Die Daten sind in den

15.04.03

RO 03002 DE

P

Testmatrizen, die Mehrdimensionalitäten aufweisen, zusammengefasst. Pro IC gibt es eine Testmatrix, die eine vollständige Beschreibung der durchzuführenden Tests in einer universellen, maschinenverständlichen Art und Weise, angibt. Je nach Umfang der gewünschten Daten kann eine Matrix sechs, acht, zehn oder sogar mehr Dimensionen aufweisen. Parallel zur Testmatrix ist auch eine Darstellungsweise in einer allgemeinen Testersprache, abgekürzt GTL, möglich. Der Nutzer kann entweder an der Matrixdarstellung arbeiten oder er kann in einem Editor in der Version des GTL arbeiten. Die jeweilige Testmatrix steht einem Codegenerator zur Verfügung. Der Codegenerator wandelt die testumgebungsunabhängigen Daten, die auch als testumgebungsunabhängige Syntax vorliegen, in eine für eine ganz bestimmte, ausgewählte und bezeichnete Testhardware um. Der Codegenerator liefert nach erfolgreicher Bearbeitung entweder eine testumgebungsabhängige Syntax, die in einer für den jeweiligen Tester eigenen Hochsprache vorliegt, oder aber eine fertig kompilierte Syntax, die auf dem jeweiligen Tester ohne jeden weiteren Umwandlungsschritt, also in einer niedrigen, maschinenlesbaren Sprache, lauffähig ist. Die Syntax ist auf ein Minimum reduziert. Alle Teile, die sich auf die generelle Steuerung des Testers beziehen, wie zum Beispiel Bildschirmsteuerungen, Selbsttests des Testers, Initialisierungsvorgänge des Testers und Kalibrierungen des Testers, liegen in einer Rahmensyntax vor, die nicht durch den Codegenerator gewandelt werden. Ein als Verbinder oder Linker bezeichneter Teil des Codegenerators greift auf die Rahmensyntax zurück, um die gewandelte, testumgebungsabhängige Syntax mit der anderen, vorhandenen Syntax zu verbinden und so daraus eine lauffähige Ablaufsteuerung und Testersteuerung zu machen.

Das Verfahren hat die Vorteile, dass die Daten der Testersteuerung, die aus zahlreichen Testanweisungen bestehen, zentral vorhanden sind. Der Testausleger, ein Universalist aus dem Bereich Elektrotechnik, Elektronik oder technische Informatik mit Kenntnissen sowohl im Bereich des IC-Tests als auch mit Kenntnissen über die Möglichkeiten, was getestet werden kann, kann sich in Matrizenform alle Daten vergegenwärtigen. Die Daten können immer wieder aufgerufen, abgelegt, gespeichert und bearbeitet werden. Stellt sich im Laufe der Zeit heraus, dass ein Teil des Tests noch nicht alle gewünschten Eigenschaften eines ICs überprüfen kann oder alle Ausfallmöglichkeiten ausschließt, so können leicht weitere Testverfahren und Einzeltests in die Matrizenform eingebunden werden. Wird nach einem erfolgreichen Test eines IC-Typs ein ähnliches IC zu einem späteren Zeitpunkt wieder zu einem anderen Test in die Testumgebung gegeben, so kann die frühere Matrix erneut verwendet werden. Der Testausleger überprüft noch einmal die gewünschten Tests und macht gegebenenfalls kleine Anpassungen bzw. erweitert den Testumfang mit neuen,

15.04.03

RO 03002 DE

zwischenzeitlich gewonnenen Erkenntnissen. Durch eine simple Auswahl, auf welcher Testerhardware der IC-Test später durchgeführt werden soll, wandelt der Codegenerator die IC-Tester-Steuerung von der testumgebungsunabhängigen Zusammenstellung der eigentlichen Tests in die für den entsprechenden Tester eigene Syntax und Befehlsfolge um. Stellt sich später heraus, dass ein anderer Tester geeigneter ist oder dass er statt des geplanten Testers zur Verfügung steht, so ist für den Codegenerator nur noch die neue Testumgebung auszuwählen, keine weiteren Schritte sind notwendig, als den Wandlungsvorgang bzw. die Wandlungsphase zu starten und das Ergebnis auf der entsprechenden Testumgebung einzusetzen.

Die Testumgebung selber setzt sich aus der Testerhardware, die von dem Anbieter der Testerhardware stammt, und für den einzelnen Test speziell angepassten Lastplatinen zusammen. Der Codegenerator kann während der Wandlungsphase auf Bibliotheken zurückgreifen, die unter anderem Informationen zu den Lastplatinen und der Testumgebung beinhalten. Weil der eine Tester nur eine gewisse Anzahl an Spannungsquellen, dafür aber eine größere Anzahl an Stromquellen bietet, der andere Tester an Stelle der vielen Stromquellen auch noch Frequenzgeneratoren offeriert, müssen in einer Bibliothek Informationen bezüglich der maximal zur Verfügung stehenden Ressourcen an Strom-, Spannungsquellen oder anderen Quellen und Messaufnehmern für jede Testumgebung stehen. Ebenfalls müssen in einer Bibliothek die Konvertierungen der Signale von z. B. einem Spannungssignal auf ein Stromsignal gespeichert sein. Die Beschaltung der Lastplatine und das Layout der Lastplatine hat Einfluss auf die Impedanz, das Frequenzverhalten und die Signalgeschwindigkeit des Kanals, der für ein Signal gewählt ist. Die Informationen bezüglich einer Lastplatine sind in einer Bibliothek dem Codegenerator zur Verfügung zu stellen.

Bei manchen ICs, insbesondere ICs, die mit dem Kürzel MIL versehen werden, ist es wichtig, dass auch in Temperaturbereichen von 150 °C, wenn nicht sogar bis zu 175 °C, getestet wird. Aufgeheizte ICs brauchen eine entsprechende Abkühlphase, bis sie wieder unter normalen Umgebungstemperaturen getestet werden können. Um die Testzeiten zu verkürzen, ist es wichtig, auf solche Details zu achten. Daher soll der Codegenerator auch auf Bibliotheken zurückgreifen können, in denen Reihenfolgen von Testverfahren überwacht werden und, wenn erwünscht, optimiert und verkürzt werden können. Manchmal kann es vorteilhaft sein, die einzelnen Optimierungen in verschiedene Bibliotheken aufzuteilen, in anderen Fällen kann es vorteilhaft sein, Codegeneratoroptimierungen, Testumgebungsressourcen, Reihenfolgen von Testverfahren und andere Informationen in einer Bibliothek

15.04.03

RO 03002 DE

zusammenzufassen. Insgesamt muss es eine Bibliothek oder mehrere Bibliotheken geben, die vom Codegenerator verstanden werden können, und Informationen zu einem oder mehreren der folgenden Dinge aufweisen: die Testumgebung, die testumgebungsabhängige Syntax, die Testumgebungsressourcen, die Reihenfolge von Testverfahren, die Standardfunktionen der Testumgebung, die Lastplattenstruktur, die lastplattenabhängigen Standardfunktionen und die Codegeneratoroptimierung. Als Standardfunktionen werden die Befehle, Steuerungen und Anweisungen bezeichnet, hinter denen sich wieder eine Anzahl von einzelnen Steuerungen zusammenfassend verbergen, wie zum Beispiel Aufwachfunktion, Temperaturtest oder Eingangstest. Als Alternative ist es auch gelegentlich empfehlenswert, eine Bibliothekenschnittstelle vorzusehen, die Bibliotheken einer dritten Partei, wie zum Beispiel eines Nutzers des Verfahrens, zur Verfügung stellt.

Die mehrdimensionale Testmatrix vereint zahlreiche Informationen in verschiedenen Dimensionen. In einer ersten Dimension, die wahlweise horizontal oder vertikal angeordnet sein kann, werden die Kontakte eines ICs in ihrer Anzahl und in ihrer Anordnung aufgelistet. In einer überlagerten Dimension, die auf einer anderen Ebene als die Ebene liegt, die die Informationen über die Anzahl und die Anordnung der Kontakte untereinander eines ICs angibt, werden die Bedeutung der Kontakte, ihr jeweiliger Name und die Signalfflussrichtung pro Kontakt angegeben. In anderen Dimensionen der Testmatrix können Testanweisungen, Testanweisungsoberbegriffe und Prüfmuster festgelegt werden. Wenn zum Beispiel bei verschiedenen Temperaturen getestet werden soll, so müssen in einer weiteren Dimension die Testrahmenbedingungen angegeben werden. Ebenso kann der maximale und minimale Versorgungsstrom eine Testrahmenbedingung sein. Die Geschwindigkeit, innerhalb der das IC reagiert und den gewünschten Messwert ausgibt, oder auch der tatsächliche Versorgungsstrom des ICs kann als Bedingung für eine Gütesortierung in einer Dimension angegeben werden, die mittels Schaltwerten in unterschiedliche Güteklassen, die den Vorschriften nach CECC 90000 und CECC 90200 entsprechen, einsortiert wird (binning). Um konkrete Schalthysteresen, Pegel und Schaltbedingungen festzulegen, sind in einer oder mehreren Dimensionen Schaltwerte festzulegen. Für ein besseres Verständnis der Testumfänge, der Bedeutung der Testrahmenbedingungen und der Absichten bzw. Zweck der angegebenen Tests sind an einer Dimension der Matrix Angaben zur funktionalen Beschreibung der Tests vorgesehen.

Der Codegenerator benötigt je nachdem, für welche IC-Typen er eingesetzt werden soll, unterschiedliche Generatoren und Module. Wenn alle Module und Generatoren benötigt werden, so umfasst der Generator einen DC-Testgenerator, einen AC-Testgenerator, einen

Digital-Testgenerator, einen Lastplatinengenerator und einen Testregelverifizierer. Der Generator durchläuft mehrfach die Matrizen. In einer ersten Stufe werden die Matrizen in einer für den Codegenerator verarbeitbaren Version aufbereitet. Aus dieser Version werden die Daten und Steueranweisungen extrahiert, die durch einen der Testgeneratoren bearbeitbar sind. Danach werden die Daten und Steueranweisungen extrahiert, die durch einen anderen Testgenerator bearbeitbar sind. Als ein weiterer Schritt wird überprüft, ob alle Testregeln bearbeitbar sind und ob die Ressourcen bezüglich der Testumgebung, des Testers und der Lastplatine umzusetzen sind. Abschließend wird nach einem Kriterium oder mehreren Kriterien optimiert, günstige Kriterien sind Laufzeitoptimierungen, günstige Testablaufbedingungen und günstige Ressourcenplanung.

Der Digital-Testgenerator erstellt Programmsegmente, indem er die Vektorentabelle der Testdaten einliest und die Pegel für die digitalen Kontakte in Bezug auf die Treiber, die Komparatoren und die Lasten einstellt. Weitere Aufgaben, die der Digitaltestgenerator wahrnimmt, ist die Start- und Stoppadresse der Vektorentabelle zu bestimmen, die erwarteten Reaktionen bei der Testauswertung festzulegen und Kurvenformen und Zeitbedingungen einzustellen. Hilfreich für die Erstellung der Vektorentabelle ist die Berücksichtigung von Zustandstabellen der Eingangskontakte und der Ausgangskontakte und die Beschreibung des zeitlichen Verlaufs der Eingangs- und Ausgangszustände. Hierfür müssen die Kurvenformen festgelegt werden.

Der DC-Testgenerator schafft Programmsegmente auf Grundlage der Matrizenvorlagen mit den Testdaten und den Steueranweisungen. Er benutzt die entsprechenden Teile oder Dimensionen der Matrizenvorlagen, um die für die Tests notwendigen Startbedingungen festzulegen. Danach werden die geeigneten Stimuli, wie zum Beispiel, welcher Strom oder welche Spannung in Bezug auf Betrag, Vorzeichen, Genauigkeit und Auflösung erwünscht ist, erzeugt, um diese an den ausgewählten Kontakten des ICs anzulegen. Danach wird bestimmt, welche Messung zu dem Stimuli korrespondiert und wo das Messergebnis abzulegen ist, das heißt, wie das Resultat aussieht. Wenn der Testablauf für einen Stimuli festgelegt ist, müssen die Einstellungen zurückgesetzt werden, um danach in einem weiteren Schritt für die nächste Steueranweisung aus einer Matrix die gleichen Übersetzungs- oder Wandlungsschritte durchzuführen.

Der AC-Testgenerator hat die Aufgabe, aus der testumgebungsunabhängigen Testbeschreibung von Tests mit ändernden Signalverläufen die Stimuli in Bezug auf den geeigneten Kontakt am IC, die gewünschte Kurvenform, die Frequenz des Signals des

Stimulus und die Genauigkeit zu extrahieren. Ähnliche Angaben müssen in den Matrizen in Bezug auf die Kurvenform, die Frequenz, die Amplitude und den Kontakt am IC des zu erfassenden Signals festgelegt werden. Nachdem der Stimulus seiner Art nach festgelegt worden ist, muss in dem Programmsegment sichergestellt sein, dass die jeweiligen Stimuli synchron angelegt worden sind. Mittels DSP-Berechnungen, d. h. Digitalsignalprozessorberechnungen, sind die einzelnen Parameter, wie zum Beispiel die Verstärkung, der Signal-Rausch-Abstand und so weiter, zu ermitteln. Das Messergebnis ist auszuwerten und gegebenenfalls bei einem Güteklassensortierverfahren (binning) in seine entsprechende Klasse einzusortieren. Um die einzelnen Stimuli einstellen zu können, ist zwischen jedem Stimulus oder jeder Stimuligruppe, das sind die Stimuli, die gleichzeitig an verschiedenen IC-Kontakten anzuliegen haben, die Einstellung des Testers, der Lastplatine oder der gesamten Testumgebung in einen neutralen Ausgangszustand, einen so genannten Resetzustand zu versetzen, bevor weitere Stimuli anzulegen sind.

Der Lastplatinengenerator hat die Aufgabe, die Verbindung zwischen dem Kopf des Testers, das Bauteil, das den elektrischen Zugang zu dem Tester ermöglicht, und dem IC herzustellen. Die für den Lastplatinengenerator korrespondierende Bibliothek hat die Daten aller Lastplatinen (Loadboards) zusammengestellt, die schon vorhanden sind. Daher ist es eine Aufgabe des Lastplatinengenerators zu überprüfen, ob die benötigte Platine schon existent ist. Hierbei wird gleichzeitig ein Abgleich durchgeführt, ob nicht eine andere, schon existente Platine die Anforderungen an alle Lastplatinen erfüllt. Falls der Fundus der existenten Lastplatinen nicht ausreichend ist, ermittelt der Lastplatinengenerator, ob nicht durch geringen Aufwand eine bestehende Lastplatine für die neue Aufgabe anzupassen ist. Besonders vorteilhaft ist es, wenn der Lastplatinengenerator mit Ausgabeformaten von Standardlayoutprogrammen und Standardelektroniksimulationsprogrammen wie zum Beispiel Protel[®] von Altium, Orcad[®] von Cadence Design System, Eagle[®] von Cadsoft oder P-SPICE[®] arbeiten kann. Falls keine geeignete Lastplatine aus einem existierenden Fundus vorrätig ist oder anpassbar ist, so werden entsprechende Teilelisten oder Netzplanlisten für die Schnittstellen zum IC und zum Kopf des Testers hin entworfen, die die zu bearbeitende Lastplatinenschaltung als noch zu definierende Box anzeigen, so dass der Tester und Entwickler weiß, dass als Verbindung zwischen dem Kopf des Testers und dem Kontakt des ICs eine Lastplatine zu entwerfen ist.

Das Verfahren kann als Software verkörpert werden und auf Datenträgern abgelegt werden. Das Verfahren ist auf Rechnern mit einem oder mehreren Prozessoren unter allen gängigen Betriebssystemen wie Linux, Unix oder auch Windows lauffähig.

15.04.03

RO 03002 DE

Die Erfindung kann anhand der folgenden Figuren noch besser verstanden werden, wobei
Fig. 1 das Verfahren als ein erstes Blockablaufdiagramm darstellt,
Fig. 2 die architektonische Einbindung der generierten Syntax in die Rahmensyntax darstellt,
Fig. 3 eine erste Testmatrix für einen Analog-Digital-Test darstellt,
Fig. 4 eine weitere Testmatrix für einen Analog-Test darstellt,
Fig. 5 eine zusammengeklappte Testmatrix, deren erste Reihe teilweise aufgeklappt ist,
darstellt, und
Fig. 6 das Verfahren in einer weiteren Ausführungsform darstellt.

Fig. 1 stellt das Verfahren als ein erstes Blockablaufdiagramm dar. Die Kästchen 1, 5 und 7 stellen Schnittstellen zum Lieferanten des zu testenden ICs dar. Der Lieferant eines ICs kann in jedem Stadium seiner Entwicklung 1, also schon zum Zeitpunkt der Idee der Entwicklung wie auch mit dem fertigen Halbleiter-IC, einen Test nach dem erfindungsgemäßen Verfahren vorsehen. Nach einer ersten summarischen Prüfung 2 und 4, die optional vorgesehen ist, kann ermittelt werden, ob die gewünschte Überprüfung des ICs überhaupt machbar ist 5. Die summarische Prüfung 2 und 4 umfasst die Prüfung der Testbarkeit 2 und der Vorschlag der eigentlichen Teststrategie 4. Zur Teststrategie 4 gehören solche Entscheidungen, wie zum Beispiel, benötigt das sicherheitskritische IC eine vollständige Testabdeckung, auch als 100 % Funktionalitätstest bezeichnet, werden nur kritische Betriebsparameter getestet oder auch der Bereich des normalen Dauerbetriebs. Die Konzeption des Halbleiterschaltkreises 7, die dann irgendwann als IC vorliegt, kann über unterschiedliche Daten als Eingangsdaten bzw. Vorlage 10 vorliegen. Eine gängige Variante ist das Datenblatt des ICs 12. Eine andere Vorlage 10 ist eine Beschreibung der Anwendung 14 des ICs. Ausgehend von einer allgemeinen Beschreibung der Anwendung 14 kann auch anhand von Datenbanken oder anderen spezifischen Wissensbasen ein individueller Test für einen bestimmten Typ eines ICs vorgesehen sein 16. Anzuführen wäre als Ausführungsbeispiel ein umfassender Frequenztest bei jedem Typ eines Verstärkers. Eine weitere Datenquelle oder Vorlage 10 sind die Beschreibungen des Halbleiterschaltkreises in einer allgemein gültigen, maschinenverständlichen Sprache wie VHDL 18. Andere Vorlagen sind Hinweise auf besonders kritische Punkte im Entwurf 20, von Standard- oder besonderen Testmustern 22, in der Fachwelt als Testpattern bezeichnet, oder einer Design- oder Entwurfsspezifikation 24. Aus dieser Vorlage 10 auf der einen Seite und aus dem Ergebnis des Codegenerators 80 oder auf Grundlage der Bibliotheken 130 auf der anderen Seite wird die Testspezifikation 42 als Pflichtenheft oder als Dokumentation 40 automatisch mittels hinterlegter und automatisch zusammenstellbarer Textbestandteile in für den Nutzer verständlicher Weise geschrieben und

zur Verfügung gestellt. Die Testspezifikation 42 kann auf einen Computer, Drucker oder Datenspeicher ausgegeben werden. Statt von der Testspezifikation 42 und der Vorlage 10 als Ausgangspunkt zu starten, kann auch mit der testerunabhängigen Testbeschreibung in maschinenverständlicher Art und Weise 60 begonnen werden. Die testerunabhängige Testbeschreibung liegt günstiger Weise als eine oder mehrere mehrdimensionale Matrizen vor, die über eine graphische, tabellarische oder Editorschnittstelle von außen beeinflussbar ist. In der testerunabhängigen Testbeschreibung 60 liegen die Daten, Steueranweisungen und Informationen wie die Testbedingungen 62, also die Anzahl der Kontakte, die Bezeichnung der Kontakte, die Definitionen der Versorgungsspannungen, die Definitionen der Spannungen an den Eingängen des zu testenden ICs, die Grenzwerte 64, also die Angabe über die Grenzen der zu messenden Signale, die Vektoren 66, also die Zusammenstellung der Testvektoren, die Testvorbereitungen 68, die Ablaufsteuerungsbefehle und Ablaufsteuerungsbefehlsfolgen 70, die Zusammenstellung der Testumfänge 72, und die Funktionstestaufrufe 74 von Standardfunktionen der Bibliotheken 130 vor. Die testerunabhängige Testbeschreibung 60 steht dem Codegenerator 80 zur Verfügung, der mit einzelnen Erzeugern, Generatoren, Analysierern, Parsern und Linkern unter Rückgriff auf die Bibliotheken 130 die testumgebungsabhängige Ablaufsteuerung generiert, die entweder auf dem einen 100 oder dem anderen Tester 102, 104 lauffähig ist. Als Alternativen können anstelle von lauffähigen Ablaufsteuerungen auch einzelne Lastplattenbeschreibungen 110 oder spezielle testerabhängige Vorlagen 120 generiert werden. Die testerunabhängige Testbeschreibung 60 kann als maschinenlesbare Variante entweder als Matrix oder in einer allgemeinen Testersprache 76 vorliegen. Der Codegenerator 80 verarbeitet die gespeicherten Informationen aus der Testmatrix 60. Das Ergebnis der Bearbeitung ist eine spezifische Ablaufsteuerung für den ausgewählten Tester 100, 102, 104. Diese Ablaufsteuerung wird wie in Fig. 2 dargestellt aus den Informationen der Rahmensyntax 202 und den Informationen der testumgebungsabhängigen Syntax 200 erzeugt. Der Codegenerator 80 greift auf weitere Prozeduren und Verfahren der Halbleiterschaltkreise und der relevanten Tester 100, 102, 104 zurück. Diese sind in einer der Bibliotheken 130 gespeichert. Der Codegenerator 80 besitzt eine Ablaufsteuerung 82, welche den Wandlungsprozess kontrolliert. Im DC-Testgenerator 84 werden die DC-Tests aus den Informationen der testumgebungsunabhängigen Testbeschreibung 60 und den Bibliotheken 130 erstellt. Im AC-Testgenerator 86 werden die AC-Tests aus den Informationen der testumgebungsunabhängigen Testbeschreibung 80 und den Bibliotheken 130 erstellt. Im Digitaltestgenerator 88 werden die Digitaltests aus den Informationen der testumgebungsunabhängigen Testbeschreibungen 60 und der Bibliotheken

30 erstellt. Im Lastplatinengenerator 92 wird die Zusatzbeschaltung für die Lastplatine generiert. Mit dem Regelprüfer 90 kann die testumgebungsabhängige Syntax nach bestimmten Regeln abgeprüft werden. Mit dem Optimierer 94 kann die Syntax auf bestimmte Anforderungen hin optimiert werden (z. B. Testzeit, Genauigkeit der Messergebnisse usw.).

Die Bibliotheken 130 können in Bibliotheken für Testerressourcen 132, in Bibliotheken für Lastplatinenbeschreibung 134, in Bibliotheken für Lastplatinenstandardfunktionen 136, Testerstandardfunktionen 138, Teststandardfunktionen 140 und IC-abhängige typische Standardfunktionen 142 aufgeteilt werden. Die folgende Zusammenstellung ist nur beispielhaft. Die Angabe HW oder SW zeigt an, ob die jeweilige Bibliothek 130 eher Software(SW)- oder Hardware(HW)beschreibungen umfasst. Die Testerressourcenbibliothek 132 kann zum Beispiel Daten über die Anzahl der möglichen Kanäle, die Angaben über die Zeitmesseinrichtungen, die Angaben über die Stromversorgungen, die Angaben über die Verschaltungsmöglichkeiten der Signale, die Angaben über das Zeitverhalten der zu treibenden Signale und die Angaben über die Messeinrichtungen in den verschiedenen Testern 100, 102, 104 und Testumgebungen enthalten. In der Lastplatinenbeschreibungsbibliothek 134 können Angaben über die Verdrahtung und die Beschaltung der Lastplatinen stehen. In der Bibliothek zur Testumgebungsstandardfunktion 138 sind solche Steueranweisungen wie das Einprägen des Stroms und die zu erwartende Spannung, Angaben über die Messung der Versorgungsspannung, Angaben zum Durchführen der Zeitmessung an einem oder an mehreren Kanälen, oder das umfassende Testen von Parametern des Halbleiterschaltkreises enthält. Der Codegenerator 80 greift auf die Daten der testumgebungsunabhängigen Testbeschreibung 60 in Matrizenform 76 oder in einer allgemeinen Testersprache zurück und durchläuft mit der Ablaufsteuerung 82 in verschiedenen Schritten die Matrix 76 und generiert einen Teil der Syntax 200 nach Fig. 2, die in die Rahmensyntax 202 eingebunden wird. Im folgenden sei beispielhaft eine allgemeine Testersprache, eine GTL, aufgeführt:

Pin_Zuordnung:

```
Pin1=CLK;  
Pin2=Uref1;  
Pin3=Reset;  
...  
Pin41=VCC1;
```

14

```
Pin42=AGND;
Pin43=GND;
Pin44=U+;

Pin_Function:  Pin1=Input;
                Pin2=Input;
                Pin3=Input;
                ...
                Pin41=Power;
                Pin42=PWD;
                Pin43=GND;
                Pin44=Output;

Settings:      VIL1=0,1V;
                VIL2=0,4V;
                VCC1=5,0V;

Limits:        LoLim1=0,1V;
                HiLim=1,2V;

MeasCond:      CurrentSourcel(Force=10mA, Measure=voltage, Range=2V,
Clamp=5V);

Setup:
{
    Setup_Cond_No=1;
    Pin1=NC
    Pin2=NC
    Pin3=NC
    ...
    Pin41=Power;
    Pin42=PWD;
    Pin43=GND;

    Setup_Cond_No=2;
    Pin1=VIH1
    Pin2=VIH1
    Pin3=VIH1
    ...
    Pin41=Power;
    Pin42=PWD;
    Pin43=GND;

    Setup_Cond_No=3;
    Pin1=VIL1
    Pin2=VIL1
    Pin3=VIL1
    ...
    Pin41=Power;
```

15.04.03

RO 03002 DE

15

```

        Pin42=PWD;
        Pin43=GND;
    }

    Sequencer_Step:
    {
        Test_No=1
        Test_Name=Continuity;

        Pin1=VIL1
        Pin2=VIL2
        Pin3=VIL1
        ...
        Pin41=Power;
        Pin42=PWD;
        Pin43=GND;
        Pin44=Measure(Messwert_Test_No1,      LoLim1,
        HiLim2,Pass-Bin, Fail-Bin);
    }

    Sequencer:
    {
        Do_Test_No1;
        Do_Test_No2;
        Delay_2ms;
        Do_Test_No3;
        Do_Test_No4;
        Make_Binning
    }

```

Es ist zu erkennen, dass solche allgemeinen testerunabhängigen Ablaufsteuerungen viele Zeilen und Seiten umspannen können, der Nutzer schnell die Übersicht verliert und nur ein Nutzer, der alle Ablaufsteuerungen systematisch bearbeitet, auch sinnvolle Tests gestalten kann. Daher kann es in manchen Situationen sinnvoller sein, die Testmatrix wie in Fig. 3, Fig. 4 oder Fig. 5 zu gestalten, um mit einem Blick den Überblick für die wesentlichen Steuerungsgruppen und Anweisungen zu bewahren. Fig. 3 und Fig. 4 stellen zwei kurze, übersichtliche Tests für zwei unterschiedliche ICs, einmal mit 16 Kontakten und einmal mit 8 Kontakten dar. Sie sind in einer Sprache abgefasst, die jedem Elektroniker und insbesondere jeder mit dem IC-Test vertrauten Person, bei einfachem Lesen eingängig und geläufig ist. Es handelt sich also um eine assoziativen Sprache. Fig. 3 zeigt in der Mitte der Matrix umfassende Tests, die nur unter Oberbegriffen zusammengefasst sind, die aber nicht weiter aufgeschlüsselt werden, sofern nicht der Test mit dem Titel Zeitmessung oder mit dem Titel

Trimming of Reference Voltage weiter ausgeklappt wird, um die dahinter liegenden Ebenen und Dimensionen zu sehen. An der untersten Stelle der Matrix können Kommentare platziert werden. Alle Zeilen zum Kontaktnamen sind ausgeklappt. Die einzelnen Zeilen beinhalten solche Informationen wie zum Beispiel Kontakt Nummer, Kontaktname, Kontakttrichtung, Kontakttyp usw. In Fig. 4 sind die beiden Tests mit den Titeln SleepModeSup. und WakeUpCircuit als 1.0 und 2.0 durchnummeriert. Die Bedeutung jedes einzelnen Tests ist durch Ausklappen aufgeschlüsselt, wobei die Nummerierung weiter unterteilt ist. Der Benutzer kann einzelne Werte in den Tests anpassen. Es reicht aber auch für den Codegenerator 80 aus, wenn nur die Titel angegeben werden. Die Matrix nach Fig. 5 verschachtelt die einzelnen Ebenen. Die Ebene der ersten Tiefe ist ausgeklappt. Die Kontakte, als Pin bezeichnet, sind in Bezug auf das Ausklappen aufgeschlüsselt. Die beiden aufgelisteten Tests sind der Test mit dem Titel Continuity und der Test mit dem Titel Idd. Beides sind spezielle Tests, die von den Erfindern des Verfahrens stammen. Es sind Tests, die im Falle des Continuity-Tests ein erster Test für ICs sind, mit denen sicher gestellt wird, ob alle Kontakte Verbindung mit dem Kopf des Testers haben. Der Test Idd misst den Stromfluss zwischen unterschiedlichen Kontakten.

In dem Ablaufdiagramm nach Fig. 6 ist das erfindungsgemäße Verfahren mit einigen Änderungen gegenüber dem Ausführungsbeispiel nach Fig. 1 dargestellt. Die unterlegten Blöcke umfassen den automatisierten Teil des Verfahrens. In der Builderphase werden die einzelnen Generatoren angestoßen und die Daten werden aus der Testmatrix extrahiert. Wenn alle Builderstufen durchlaufen sind, wird der Linker in der Linkerphase gestartet, der die endgültige Syntax per Linken erstellt. Der Builder greift auf die diversen Bibliotheken zurück, auf die ein Nutzer, hier ein Ingenieur, Einfluss nehmen kann. Das Ressourcenmanagementtool überprüft vorab, ob ein Generieren und Zusammenbinden der generierten Syntaxteile in eine Gesamtsyntax überhaupt möglich sind. Hierzu kennt das Ressourcenmanagementtool die Zusammenstellungen und Möglichkeiten der Tester und Testumgebungen.

Obwohl nur einzelne Ausführungsbeispiele des erfindungsgemäßen Verfahrens beschrieben sind, ist es selbstverständlich, dass als weitere Variante des Verfahrens statt von einer Testmatrix auch von einer allgemeinen Sprache GTL als Ausgangspunkt für den Codegenerator gestartet werden kann; auch ist es selbstverständlich, dass die Matrix den Codegenerator für einen Ablauf anstoßen kann, statt dass der Codegenerator die Matrix steuert; und selbstverständlich können die Bibliotheken beliebig unterteilt werden. Alle diese Ausführungsbeispiele sind ebenfalls Teil der beschriebenen Erfindung.

Patentansprüche

1. Verfahren, das eine IC-Tester-Steuerung, bestehend aus zahlreichen Testanweisungen, für eine Vielzahl bestimmter Testumgebungen erzeugt, die analoge und digitale Signale für ein IC erzeugen und messen können, dadurch gekennzeichnet, dass das Verfahren hierbei Daten und Steueranweisungen aus testumgebungsunabhängigen, mehrdimensionalen Testmatrizen, wie matrizenförmigen Datenbanken oder Bibliotheken (130), bezieht, die testumgebungsunabhängigen Daten und Steueranweisungen mittels eines Codegenerators (80) in eine testumgebungsabhängige Syntax (200) gewandelt werden, die in eine testumgebungsabhängige Rahmensyntax (202) einbindbar ist, so dass die testumgebungsabhängige Syntax und die testumgebungsabhängige Rahmensyntax zusammen eine vollständige, analoge und digitale Signale umfassende Steuerung für eine der bestimmten Testumgebungen bilden.
2. Verfahren nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass der Codegenerator während seiner Wandlungsphase auf eine Bibliothekengruppe (130) zurückgreift, in die verschiedene Bibliotheken (132, 134, 136, 138, 140, 142) eingebunden sind, in denen sich wenigstens teilweise Informationen bezüglich
 - a) der Testumgebung,
 - b) der testumgebungsabhängigen Syntax,
 - c) der Testumgebungsressourcen (132),
 - d) der Reihenfolge von Testverfahren,
 - e) der Standardfunktionen der Testumgebung,
 - f) der Lastplattenstruktur (134),
 - g) der lastplattenabhängigen Standardfunktionen (136) und
 - h) der Codegeneratoroptimierungbefinden.
3. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin dadurch gekennzeichnet, dass eine mehrdimensionale Testmatrix in einer ersten Dimension Daten über Anzahl und Anordnung von Kontakten des ICs hat, in einer weiteren Dimension Daten über die Bedeutung, die Namen und die


15.04.03

RO 03002 DE

- Signalflussrichtung der Kontakte des ICs hat,
in einer weiteren Dimension Ablauffolgen von Testanweisungen hat,
in einer weiteren Dimension Testanweisungsoberbegriffe hat, die einzelne Testanweisungen zusammenfassen,
in einer Dimension Testrahmenbedingungen festlegt,
in einer Dimension die Startbedingungen für einen Test festlegt,
in einer Dimension Prüfmuster festlegt,
in einer Dimension funktionale Beschreibungen der Tests festlegt,
in einer Dimension Schaltwerte festlegt,
in einer Dimension Bedingungen für eine Gütesortierung von ICs festlegt.
4. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin dadurch gekennzeichnet, dass der Codegenerator (80) wenigstens eine der folgenden Komponenten umfasst:
- einen DC-Testgenerator (84), der die Daten und Steueranweisungen aus Matrizen ausliest und wandelt, die auf der Testumgebung Gleichspannungswerte für ein IC erzeugen,
 - einen AC-Testgenerator (86), der die Daten und Steueranweisungen aus Matrizen ausliest und wandelt, die auf der Testumgebung Wechselspannungswerte oder Signalverläufe für ein IC erzeugen,
 - einen Digital-Testgenerator (88), der die Daten und Steueranweisungen aus Matrizen ausliest und wandelt, die auf der Testumgebung digitale Spannungswerte für ein IC erzeugen,
 - einen Lastplatinengenerator (92), der die Daten und Steueranweisungen aus Matrizen ausliest und wandelt, die auf die Ressourcen und Anforderungen an die Lastbedingungen der Lastplatinen der Testumgebung Bezug nehmen,
 - einen Testregelverifizierer (90), der überprüft, ob die Daten und Steueranweisungen der testumgebungsabhängigen Syntax auf der Testumgebung lauffähig sind, und der Codegenerator ein mehrstufiges Verfahren durchläuft,
 - in dessen erster Stufe die Daten und Steueranweisungen einer Matrix dem Codegenerator als Quelleninformation zur Verfügung gestellt werden,
 - in dessen zweiter Stufe die Quelleninformation nach und nach jeweils durch eine der Komponenten bearbeitet wird, wobei die letzte Komponente der Testregelverifizierer ist,
 - und in dessen dritter Stufe die gewandelten Daten und Steueranweisungen mittels eines Optimierers (94) in Bezug auf Ressourcenauslastung der Testumgebung,

Testgeschwindigkeit, Testablauffolgen oder Warte- und Leerlaufzeiten zwischen einzelnen Daten und Steueranweisungen verändert werden.

5. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin dadurch gekennzeichnet, dass als Ursprung für die testumgebungsunabhängigen Matrizen ein verarbeitbares Datenblatt (12) des ICs dient, auf dessen Grundlage aus den Matrizen automatisierte Testbeschreibungsdokumentationen erzeugt werden, die in einer allgemein lesbaren Art den Umfang, die Art, die Dauer und den Typ der Daten und Steueranweisungen benennt.
6. Datenträger, der durch einen mikroprozessorgesteuerten Rechner bearbeitbar ist, auf dem ein Verfahren nach einem der Ansprüche 1 bis 5 physikalisch verkörpert ist.
7. Mikroprozessorgesteuerter Rechner mit einem zentralen Betriebssystem der elektrisch mit wenigstens einer Testumgebung in Verbindung steht, auf dem ein Verfahren nach einem der Ansprüche 1 bis 5 abläuft.






Fig. 3

Analog Testmatrix									
Sequence	Spec. Abfolge	zeitliche	Reihe in Testmode	PN1	PN2	PN3	PN4	PN5	PN6
1.1	Setupname	10V	4.5V 4.5mV	1uF	5V	5.25V	open	H	open
1.2	LoadMin measure low limit high limit					4.75V 5.25V			
1.3	LoadMax1 measure low limit high limit					4.75V 5.25V			
1.4	LoadMax2 measure low limit high limit					4.75V 5.25V			
2.1	Setupname	10V	4.5V 4.5mV	1uF	5V	5.25V	H	open	H
2.2	Testmode								
2.3	IDoSleap								
2.4	SupSOFF								
2.5	SupSOFF								

Fig. 4

